Your browser does not support JavaScript!
分類清單
首頁 > 技術服務 > 國際技術趨勢剖析 > 2012 ISSCC
消費性電子論文剖析

前言

  本次探討主題為應用於消費性電子之電路與系統設計;隨著半導體製程進步及各種消費性產品之需求提升,高效能、低耗電、體積小,以及高傳輸速度等技術乃成為現今最重要之趨勢。本研究將分為三個技術主題軸:﹙1﹚處理器如處理器的設計集各核心彼此間的協調﹙2﹚電壓與功率轉換器如交換式電容功率轉換器以及超低靜態電流充電器;﹙3﹚多媒體及通訊SoC如手機上的多媒體處理器、影像辨識技術、影像感測器和收發機的設計等技術,擷取下列16篇相關論著進行探討之:

 

處理器

  根據摩爾定律的演進,頻率和功耗為限制2D平面電晶體之威脅;因此,近年來的3D電晶體為處理器帶來了創新進展並能同時克服這些威脅。工程上的創新致使電路發展朝向更加有效率的運算,包含了低電壓設計及更深入之時脈處理方式;而處理器亦整合了各式各樣的元件,並在整體的效能及功耗間取得一個平衡。其中,復旦大學提出一能同時支援訊息傳遞及共享記憶體溝通架構的16核心處理器[1];而為了提高能源的使用效率,Intel乃提出一可操作在寬範圍電壓﹙280mV ~ 1.2V﹚下的處理器[2];而為了可以整合不同的模組,Intel亦提出了一個全數位時脈產生器以支援不同功能模組的需求[5];然為能提供更強大的運算能力,美國密西根大學團隊使用一低電壓與三維堆疊技術整合之處理器系統 [3];另為有效利用多個高效能之核心共同工作,日本的Fujitsu和RIKEN則共同提出了協調多核心的機制以降低功率的消耗以及維持高可靠度[4]。以下將針對各式樣之處理器研究及所遭遇之挑戰進行詳細闡述。

 

電壓與功率轉換器

  一般來說,整合更多功能與複雜度的電路在晶片上,可減少晶片面積、價格、及縮短產品上市的時間,也迫使IC製程朝向標準奈米低電壓CMOS發展。常見地銜接高電壓需求作法例如:LED和MEMS驅動器被延伸使用於數位CMOS製程技術,因此迫使數位電路必須能夠容忍比一般供應電壓還高的值,而早期解決此問題的作法是利用堆疊元件來達成。這些電路的操作電壓仰賴多重供應電壓﹙如: 2VDD, 3VDD, …﹚。然而欲產生這些電壓和高壓電路,無可避免地將會增加元件材料。Belgium的ICsense發表一個完整的高電壓概念,他將電路架構設計在低電壓CMOS製程中,而只輸入正常的電壓值[6];而NXP提出的交換式電容功率轉換器,81%的效率下具有38.6 mW/mm2功率密度和3.8 mV輸出電壓漣波[7];德州儀器利用超低靜態電流充電器和電池管理積體電路,有效地從太陽能面板和熱電產生器提取出能量[8];接下來將顯示各式各樣轉換器的研究以及所遭遇的挑戰。以下即分別針對各篇論著進行詳細闡述。

多媒體及通訊SoC

  由於必須應付各式各樣的消費者及行動應用裝置,多媒體及通訊SoC變成極端的複雜;其中包含:Samsung利用32nm LPCMOS 的製程所生產的下世代智慧型手機的多媒體處理器[9];KAIST所推出的快速及準確的辨認移動物體的技術,它可以應用於無人機器的操作上[10];一個可適應性的CMOS影像感測器也被密西根大學提出[11];接著,Sony提出一個動態範圍可達到83dB之無缺陷的雙儲存架構的全景曝光功能電路[12];Samsung也發表了基於夾止影像二極體像素架構的第二代2D/3D影像感測器[13];Tokyo Institute of Technology 和 Sony 推出一支第一個完全整合60GHz通訊的收發機[14];Sony公司研發出一基於DSSS-UWB 調變技術,兼具高速率、近距離、低功耗和高穩定度之收發器TransferJet TM SoC[15];[16]展示一個以65nmCMOS製程所設計的主動式低通可調濾波器範圍,其截止頻帶範圍可從1~10GHz;接下來將顯示各式各樣多媒體及通訊SoC的研究以及所遭遇的挑戰。以下即分別針對各篇論著進行詳細闡述。

 

Reference

[1]   3.5 - Zhiyi Yu, Kaidi You, Ruijin Xiao, Heng Quan, Peng Ou, Yan Ying, Haofan Yang, Ming’e Jing and Xiaoyang Zeng, “An 800MHz 320mW 16-Core Processor with Message-Passing and Shared-Memory Inter-Core Communication Mechanisms”, ISSCC Digest Paper, 2012.

[2]  3.6 - Shailendra Jain, Surhud Khare, Satish Yada, Ambili V, Praveen Salihundam, Shiva Ramani, Sriram Muthukumar, Srinivasan M, Arun Kumar, Shasi Kumar Gb, Rajaraman Ramanarayanan, Vasantha Erraguntla, Jason Howard, Sriram Vangal, Saurabh Dighe, Greg Ruhl, Paolo Aseron, Howard Wilson, Nitin Borkar, Vivek De and Shekhar Borkar, “A 280mV-to-1.2V Wide-Operating-Range IA-32 Processor in 32nm CMOS”, ISSCC Digest Paper, 2012.

[3]    10.7 - D. Fick, R. G. Dreslinski, B. Giridhar, G. Kim, S. Seo, M. Fojtik, S. Satpathy, Y. Lee, D. Kim, N. Liu, M. Wieckowski, G. Chen, T. Mudge, D. Sylvester, D. Blaauw, “Centip3De: A 3930DMIPS/W Configurable Near-Threshold 3D Stacked System with 64 ARM Cortex-M3 Cores,” ISSCC Digest Paper, Feb. 2012.

[4]    10.8 – Hiroyuki Miyazaki, Yoshihiro Kusano, Hiroshi Okano, Tatsumi Nakada, Ken Seki, Toshiyuki Shimizu, Naoki Shinjo, Fumiyoshi Shoji, Atsuya Uno, Motoyoshi Kurokawa, “K Computer: 8.162 PetaFLOPS Massively Parallel Scalar Supercomputer Built with Over 548k Cores”, ISSCC Digest Paper, 2012.

[5]   3.8 - Y. William Li, Carlos Ornelas, Hyung Seok Kim, Hasnain Lakdawala, Ashoke Ravi and Krishnamurthy Soumyanath, “A Reconfigurable Distributed All-Digital Clock Generator Core With SSC and Skew Correction in 22nm High-k Tri-Gate LP CMOS”, ISSCC Digest Paper, 2012.

[6]    5.2 - Bert Serneels, Eldert Geukens, Bram De Muer, Tim Piessens, “A 1.5W 10V-Output Class-D Amplifier Using a Boosted Supply from a Single 3.3V Input in Standard 1.8V/3.3V 0.18μm CMOS,” ISSCC Digest Paper, 2012.

[7]    5.4 - Gerard Villar Pique, “A 41-Phase Switched-Capacitor Power Converter with 3.8mV Output Ripple and 81% Efficiency in Baseline 90nm CMOS,” ISSCC Digest Paper, 2012.

[8]  5.8 - Karthik Kadirvel, Yogesh Ramadass, Umar Lyles, John Carpenter, Anantha Chandrakasan, Brian Lum-Shue-Chan, “A 330nA Energy-Harvesting Charger with Battery Management for Solar and Thermoelectric Energy Harvesting,” ISSCC Digest Paper, 2012.

[9]   12.1 - Se-Hyun Yang, Seogjun Lee, Jae Young Lee, Jeonglae Cho, Hoi-Jin Lee, Dongsik Cho, Junghun Heo, Sunghoon Cho, Youngmin Shin, Sunghee Yun, Euiseok Kim, Ukrae Cho, Edward Pyo, Man Hyuk Park, Jae Cheol Son, Chinhyun Kim, Jeongnam Youn, Youngki Chung, Sungho Park, Seung Ho Hwang, “A 32nm High-k Metal Gate Application Processor with GHz Multi-Core CPU”, ISSCC Digest Paper, 2012.

[10] 12.5 - Yasuki Tanabe, Masato Sumiyoshi, Manabu Nishiyama, Itaru Yamazaki, Shinsuke Fujii, Katsuyuki Kimura, Takuma Aoyama, Moriyasu Banno, Hiroo Hayashi, Takashi Miyamori, “A 464GOPS 620GOPS/W Heterogeneous Multi-Core SoC for Image-Recognition Applications”, ISSCC Digest Paper, 2012.

[11] 6.2 Jaehyuk Choi, Seokjun Park, Jihyun Cho and Euisik Yoon“A 1.36μW Adaptive CMOS Image Sensor with Reconfigurable Modes of Operation From Available Energy/Illumination for Distributed Wireless Sensor Network”,ISSCC Digest Paper, 2012.

[12] 22.1 - Masaki Sakakibara, Yusuke Oike, Takafumi Takatsuka, Akihiko Kato, Katsumi Honda, Tadayuki Taura, Takashi Machida, Jun Okuno, Atsuhiro Ando, Taketo Fukuro, Tomohiko Asatsuma, Suzunori Endo, Junpei Yamamoto, Yasuhiro Nakano, Takumi Kaneshige, Ikuhiro Yamamura, Takayuki Ezaki and Teruo Hirayama, “An 83dB-Dynamic-Range Single-Exposure Global-Shutter CMOS Image Sensor with In-Pixel Dual Storage” , ISSCC Digest Paper, 2012.

[13] 22.9 - Seong-Jin Kim, Byongmin Kang, James D. K. Kim, Keechang Lee, Chang-Yeong Kim and Kinam Kim“A 1920×1080 3.65μm-Pixel 2D/3D Image Sensor with Split and Binning Pixel Structure in 0.11μm Standard CMOS” ,ISSCC Digest Paper, 2012.

[14] 12.2 - Markus Winter, Steffen Kunze, Esther Perez Adeva, Björn Mennenga, Emil Matûs, Gerhard Fettweis, Holger Eisenreich, Georg Ellguth, Sebastian Höppner, Stefan Scholze, René Schüffny, Tomoyoshi Kobori, ” A 335Mb/s 3.9mm2 65nm CMOS Flexible MIMO Detection-Decoding Engine Achieving 4G Wireless Data Rates”, ISSCC Digest Paper, 2012.

[1526.1 - M. Tamura, F. Kondo, K. Watanabe, Y. Aoki, Y. Shinohe, K. Uchino, Y. Hashimoto, F. Nishiyama, H. Miyachi, I. Nagase, I. Uezono and R. Hisamura, I. Maekawa, “A 1V 357Mb/s-Throughput TransferJet TM SoC with Embedded Transceiver and Digital Baseband in 90nm CMOS,” ISSCC Digest Paper, pp. 440-441, Feb. 2012.

[1621.3 - Fawzi Houfaf, Mathieu Egot, Andreas Kaiser, Andreia Cathelin and Bram Nauta, “A 65nm CMOS 1-to-10GHz Tunable Continuous-Time Low-pass Filter for High-Data-Rate Communications”, ISSCC Digest Paper, 2012.

 

瀏覽數  
將此文章推薦給親友
請輸入此驗證碼
Voice Play
更換驗證碼